计算机组成原理实验报告[推荐]【通用7篇】-凯发k8官网下载手机版
计算机组成原理实验报告 篇一
课程名称：计算机组成原理学
院：计算机科学与工程专
业：计算机科学与技术指导教师：廖建明学生姓名：林怡学
号：实验成绩：日
期：实验报告
2012060020023
2014 年 11
日月
电 子 科 技 大 学
实
验
报
告
一、实验一：alu设计实验
二、实验室名称：主楼a2-411 实验学时：4
三、实验目的：
1．熟悉alu的工作原理。2．掌握多个alu的扩展方法。
3．掌握用硬件描述语言设计alu的方法。
4．掌握数据的暂存和分时传送的方法。
四、实验内容
设计一个8bit alu,实现两个8bit二进制数的算术运算和逻辑运算， ★算术运算（加、减）；★逻辑运算(与、或、置
1、清0)；实验要求：
1、设计一个4bitalu模块；
2、如何用4bitalu实现8bitalu的功能？
3、数据的输入/输出
输入: 只有8个开关，如何分时输入数据？
输出: 8个指示灯（数据），1个指示灯（进位/借位）
4、控制端输入
模式控制:（算术 / 逻辑）
运算方式控制:（ 、-/ and、or、set、clr）
分时控制位:（输入数据的使能端）
数据输入控制脉冲:
五、实验原理： 实验原理图如图一：
图一
由图可知，alu模块有四个输入，分别为寄存器a、b,模式控制端m与逻辑/算术运算方式控制端se。输出为四位的d，同时还有一个进位/借位端cout。
其中m端为一位的输入，当m=1时，模块将用于逻辑运算，而m=0时，模块将进行算术运算。而两种运算模式下，两位的输入端se的不同的值又将控制 、-/ and、or、set、clr等不同的运算方式。所以可以考虑采用if.。else.。结合case模块的方式来实现always块中的功能描述。
六、实验器材：
pc机、xilinx ise7.1 集成开发坏境、pq208芯片一块
七、实验步骤：
1、在xilinx ise7.1 集成开发坏境中输入实验代码，保存并验证其正确性；
2、将模块中使用到的开关与pq208的各个引脚的标号对应起来，并在xilinx中将其设置好；
3、将所需的开关与pq208的对应引脚用电线连接起来，之后将验证正确的代码下载到pq208芯片中；
4、根据实验要求操作各开关，观察指示灯的结果以验证实验的正确性；
实验代码如下：
module alu(a,b,m,se,d,cout)；input [3:0] a;input [3:0] b;input m;input [1:0] se;output [3:0] d;output cout;reg [3:0] d;reg cout;always @(a,b,m,se)begin
// 逻辑运算模式 if(m)begin case(se)2'b00:d=a&b;//与运算 2'b01:d=a|b;//或运算 2'b10:d=4'b1111;//置1 2'b11:d=4'b0000;//置0 endcase end
else //算术运算模式
begin
case(se)
2'b00: {cout,d}=a b;//加法运算 2'b01:{cout,d}=a b;2'b10: {cout,d}=a-b;//减法运算 2'b11:{cout,d}=a-b;endcase end end endmodule
i/o 端口与指示灯的连接方式： a[3:0] 与k1，k2，k3，k4相连，b[3:0]与k5，k6，k7，k8相连，m与k10相连，se与k12，k11相连，cout与l5相连，输出端d[3:0]分别与l4,l3，l2，l1相连。
八、实验数据及结果分析：
电路图如图二、三所示：
图二
图三 图三中，当输入为0-1时，发现指示灯结果如为d[3:0]=1111 且cout=1。分析后可知，这个结果是由于-1的四位二进制补码表示为1111。
九、总结、改进建议及心得体会：
通过本次实验，我不仅完成了verilog hdl语言从书本知识到实践的转化，同时也加深了对计算机cpu中的alu模块的各种功能的了解。把自己设计的alu模块加载到pq208芯片上进行仿真验证，非常好地锻炼了我的动手能力，看到自己写出的代码能够有实质性的成果展示也更好的调动了我的积极性。
总体来说，这次实验是非常有收获的。
电 子 科 技 大 学
实
验
报
告
一、实验二：存贮器设计实验
二、实验室名称：主楼a2-411 实验学时：4
三、实验目的：
1．掌握存贮器的读写控制方法，（读信号、写信号、片选信号）。2．掌握存储器的字扩展和位扩展方法。3．掌握用硬件描述语言设计存贮器的方法。4．了解存储器种类、工作原理和特点。
四、实验原理： 实验原理图如下图：
分析上图可知，我们要把16*4的存储器扩展为一个32*8的存储器模块，总共需要4块16*4的存储器模块。我们首先需要把两块16*4的模块连接在一起扩展为一块16*8的存储器模块，再对两块16*8的模块进行字扩展，最终把它们扩展为一块32*8的静态存储器模块。
五、实验内容：
用字扩展和位扩展的方式，设计一个32x8的静态存储器，能够对其随机的读写。其中：32表示地址的寻址空间大小，8表示数据单元的位数。要求：
1．设计一个16x4的可随机读写的存储器模块。
2．利用16x4存储器模块，如何通过级连实现32x8的存储器的功能。3．数据、地址的输入/输出
数据/地址的输入：开关控制。
数据的输出：指示灯显示。4．控制信号
片选：低有效。
读：低有效。
写：上升沿有效。
六、实验器材：
pc机、xilinx ise7.1 集成开发坏境、pq208芯片一块
七、实验步骤：
1、把两块16*4的存储器模块位扩展为16*8的存储器模块；
2、继续把两块16*8的存储器模块字扩展为一块32*8的存储器模块；
3、在xilinx ise7.1 集成开发坏境中把写好的实验代码保存；
4、将模块中使用到的开关与pq208的各个引脚的标号对应起来，将所需的开关与pq208的对应引脚用电线连接起来，之后将验证正确的代码下载到pq208芯片中；
5、根据实验要求操作各开关，对存储器进行读写操作并观察指示灯的结果以验证实验的正确性；
实验代码如下： 16*4存储器设计模块
module ram16_4(din,addr,wr,rd,cs,dout)；
parameter d_width = 4;
parameter a_width = 4;
input[d_width-1:0] din;
//d[3:0] input[a_width-1:0] addr;
//ad[3:0] input wr,rd,cs;output[d_width-1:0]dout;
reg [d_width-1:0] ram [(2**a_width)-1:0]；//16*4
wire [d_width-1:0] dout;
always @(posedge wr)
if（！cs）
ram[addr]<= din;
assign dout =（！（rd||cs））？ram[addr]:4'bzzzz;
//rd cs同时为低电平 ram[addr] endmodule 16*8存储器设计模块
module ram16_8(d chayi5.com ,ad,wr,rd,cs,dout)；
input[4:0] ad;input[7:0] d;input wr,rd,cs;output[7:0] dout;ram16_4 m1（。din（d[3:0]），。addr(ad[3:0]），。wr（wr)，。rd(rd)，。cs(ad[4]|cs)，。dout(dout[3:0]）)；ram16_4 m2（。din（d[7:4]），。addr(ad[3:0]），。wr（wr)，。rd(rd)，。cs（~ad[4]|cs），。dout(dout[7:4]）)；endmodule
32*8存储器设计模块
module ram32_8(d,ad,wr,rd,cs,dout)；
input[4:0] ad;input[7:0] d;input wr,rd,cs;output[7:0] dout;ram16_8 ram16_8_1（。d（d[3:0]），。ad(ad[3:0]），。wr（wr)，。rd(rd)，。cs(ad[4]|cs)，。dout(dout[3:0]）)；ram16_8 ram16_8_2（。d（d[7:4]），。ad(ad[3:0]），。wr（wr)，。rd(rd)，。cs（~ad[4]|cs），。dout(dout[7:4]）)；endmodule
八、实验数据及结果分析：
实验结果图如下：
九、总结、改进建议及心得体会：
本实验对存储器模块进行了字扩展和位扩展，将16*4的模块扩展为32*8的存储器模块，加深了我对于存储器扩展这部分知识的理解，同时让我对于verilog hdl语言中的模块调用这部分的机制有了更深入的体会。
在验证实验结果的环节，自己动手操作对存储器模块进行读写操作也使我对于存储器这个计算机的重要组成部分有了一个更加感性的认识，对于它的寻址方式，片选逻辑等机制都有了更深层次的掌握。
计算机组成原理及实验报告 篇二
中南大学
计算机组成原理及汇编实验报告
姓 名: 代巍 学 号: 0909121615 专业班级: 信安1201 指导教师: 盛羽 学 院: 信息科学与工程学院
计算机组成原理实验
实验1 总线基本实验
一、实验目的
（1）掌握静态存储随机存储器ram的工作特性 （2）掌握静态存储随机存储器ram的读写方法
二、实验设备
74ls374（一片），74ls245（一片），74ls273（一片），静态存储器memory 6116（一片），8位数据排线（一片），与门（两片），与非门（一片），单脉冲（三片），开关若干，灯泡若干。
三、实验原理
总线传输实验框图如图4.1所示，它将几种不同的设备挂至总线上，有存储器、输入 设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制 它们，就可实现总线信息传输。
总线传输实验框图
总线基本实验要求如下：根据挂在总线上的几个基本部件，设计一个简单的流程。 （1）输入设备将一个数输入r0 寄存器。 （2）输入设备将另一个数输入地址寄存器。
（3）将r0 寄存器中的数写入到当前地址的存储器中。 （4）将当前地址的存储器中的数用led 数码管显示。
四、实验步骤
（1） 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的实验流程图如图4.3所示。
（2）初始化各芯片的控制信号，仔细检查无误后点击 【电源开/关】按钮接通电源。
总线基本实验流程图
（3）实验的具体操作步骤如图4.2 所示。
首先应关闭所有三态门（sw-b=1，cs=1，r0-b=1，led-b=1），并将关联的信号置为：ldar=0，ldr0=0，w/r（ram）=1，w/r（led）=1。然后参照如下操作流程，先给数据开关置数，打开数据输出三态门，开关ldr0置1，并双击旁边的单脉冲，使产生一个上升沿将数据输入到r0 中；然后继续给数据开关置数，开关ldar置1 ，并双击旁边的单脉冲，使产生一个上升沿将数据输入到ar 中；关闭数据开关三态门 ，打开r0 寄存器输出控制（开关ldr0和开关r0-b都置0），使存储器处于写状态（w/r=0、cs=0）将r0 中的数写到存储器中；关闭存储器片选，关闭r0 寄存器输出（开关r0-b置0），使存储器处于读状态（w/r=
1、cs=0）。
实验步骤图
五、实验结果及结果分析
实验截图
六、实验心得体会
通过本次本次实验：
（1）了解了一些逻辑器的组成结构 （2）掌握一些逻辑器的工作原理 （3）验证了各逻辑器件的组合功能
（4）了解了总线和各个器件之间的工作过程。
通过亲自动手，能更好的理解逻辑器件的组成及功能。同时实验中遇到各种问题，解决后，让自己的知识更加牢固。同时也意识到自己的不足，需要更加的努力！
汇编语言实验
实验2 汇编语言编程实验
一、实验目的
（1）掌握循环程序的设计方法
（2）掌握汇编语言源程序的编辑、汇编、连接及调试过程。
（3）进一步熟悉利用debug程序修改参数的方法，并检查和验证结果的正确性。 (4)学会针对不同的问题，选用不同的组织循环的方法。
二、实验设备
pc机及masm for windows软件。
三、实验要求
（1）编辑一个指定的汇编语言源程序，并对其进行汇编、连接和运行。 （2）利用debug进行程序调试，掌握常用命令的使用方法，观察运行结果。
（3）汇编语言上机操作，掌握循环程序的过程和汇编实现原理，进一步熟练掌握debug操作指令以及汇编语言源程序的编辑、汇编、连接及调试过程。
四、实验内容
实验一:编程计算1~100的和
实验二:编程计算 s=1 2*3 3*4 4*5 …… n*(n 1)，n由用户输入，将结果在屏幕显示
实验三:编程计算sum=1! 2! 3! 4! 5!，将结果输出，需要有子程序
五、程序源代码
实验一程序代码如下： data segment sum1 dw 0,13,10,'$'
data ends stack1 segment s db 1000 dup（ 0 ） stack1 ends code segment assume cs:code, ds:data, ss:stack1 start: mov ax, data mov ds, ax mov ax, 0 mov cx, 0
loop1: add ax, cx inc cx cmp cx, 101 jl loop1 mov sum1, ax lea di ，sum1 call cv mov ah,9 lea dx,sum1 int 21h jmp ok
cv:
push cx push dx xor cx,cx mov si,10 s0:
xor dx,dx inc cx div si push dx cmp ax,0 jnz s0 s1: pop dx add dl,“0”
mov byte ptr [di]，dl inc di loop s1 mov al,20h s2:
cmp byte ptr [di]，0 jz s3
cmp byte ptr [di]，43h jz s3
mov byte ptr [di]，al inc di jmp s2 s3: pop dx pop cx ret ok:
mov ah,4ch int 21h code ends end start
实验二程序代码如下： datas segment
s dw ？；此处输入数据段代码
n dw ？
datas ends stacks segment
dw 64 dup(？)；此处输入堆栈段代码 stacks ends codes segment
assume cs:codes,ds:datas,ss:stacks start:
loop1:
clc
；此指令清除cf标志位cf=0
mov ah,1h
；通过给ah寄存器赋值，然后调用int 21h指令， ；计算机就会根据ah寄存器中的值执行相应的操作
；其中1h是键盘输入并回显，al中有输入字符
int 21h
cmp al,0dh ；比较是不是回车键，不改变操作数，只改变标志位，若zf=1，则表示两数相等
je print ；zf＝1,转至标号处执 表示输入完毕
cmp al,'0'
jz rotate ；zf＝1,转至标号处执
stc
；此指令设置cf为1 rotate:
rcl bx,1
；注意这里是带进位左移，程序的思想所在 jmp loop1 ；无条件转移 print:
mov n,bx
mov ax,datas
mov ds,ax
mov bx,0001h
mov dl,02h lop2:mov al,bl
inc dl;加1
mul dl;无符号数乘法ax=oprd*al
add bx,ax
cmp ax,n;与n比较
jna lop2;不高于转移
mov s,bx
mov ch,4
mov cl,4 lop1:rol bx,cl
mov dl,bl
and dl,0fh
cmp dl,09h
jbe next;低于等于转移
add dl,7 next:add dl,30h
mov ah,2
int 21h
dec ch
jnz lop1;非零转移
mov ah,4ch
int 21h codes ends
end start 实验三程序代码如下：
data segment
output_tips db 10, 13, “1! 2! 3! 4! 5! =
nnn dw 1 data ends code segment
assume cs:code, ds:data start:
mov ax, data
mov ds, ax
mov bx, 2
；0、1 的阶乘都是 1 lop:
mov ax, bx
mov cx, ax
call factor
；用递归方法计算阶乘
$”
add ax, nnn
mov nnn, ax
inc bx
cmp bx, 6
jne lop
mov ax, nnn
disp:
push ax
mov dx, offset output_tips
mov ah, 9
；显示字符串。
int 21h
pop ax
mov bx, 10
mov cx, 0 l1:
mov dx, 0
div bx
push dx
inc cx
and ax, ax
jnz l1 l2:
pop dx
add dl, 48
mov ah, 2
int 21h
loop l2 exit:
mov ah, 4ch
int 21h
factor proc near
；阶乘。
dec cx
；cx=2~8
cmp cx, 1
；=1 ？
je
factor_e
；为1就退出
push cx
；非1压栈保存
call factor
；递归调用，把cx一次次的减一
pop cx
；弹出一个个递减的数值
mul cx
；乘到ax factor_e:
ret
；ax=(2~8)！ factor endp
；简洁明了，无与伦比 code ends
end start
六、运行结果
实验一调试
实验一运行结果
实验二调试
实验二运行结果
实验三调试
实验三运行结果
七、实验总结
通过本次上机实验，学习了数值转换，循环，中断，分支结构等知识点。在课堂中听到的关于汇编语言中的循环和分支程序的知识点，我们将它实践化了，使得我们更深一步的认识和理解了循环程序和分支程序。在实验中，暴漏出来的问题就是，对于一些符号它所代表的是什么还是不熟悉，导致程序出现问题，因此，以后还要多看书，多练习，加强这方面的记忆。这次实验所学到的印象最深的就是loop循环以及有符号数跳转jle。
总体上来讲，有些知识点理解的还不到位，希望通过以后的练习能加强对这些知识点的理解。实验过程中，遇到很多问题，比如程序一的编写，基本上都是学习书本以及依靠书本多做题才编出来的，仅有的几次上机实验，要抓紧时间学习和交流，时间挺少的。在今后的学习和生活中，我们都需要相互学习、相互交流，共同进步。学习是一个循序渐进的过程。 通过这次实验，使我了解到运行调试程序的不易，今后一定更加努力，把程序做到最好！对于不足之处，会积极改正。掌握汇编语言程序编辑、汇编、连接、运行以及利用debug调试程序的方法。加深对循环和分支程序结构的理解，掌握循环和分支结构程序设计的方法，熟练汇编语言程序上机调试的方法和过程。能够独立自主的编辑代码解决一些小问题，对汇编有了初步的了解。但仍有很多需要学习的地方！
计算机组成原理--实验报告 篇三
实验一 寄存器实验
实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用cpth 实验仪上的k16.。k23 开关做为dbus 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器a，工作寄存器w，数据寄存器组r0.。r3，地址寄存器mar，堆栈寄存器st，输出寄存器out。
实验电路：寄存器的作用是用于保存数据的cpth 用74hc574 来构成寄存器。74hc574 的功能如下：
系统清零和手动状态设定：k23-k16开关置零，按[rst]钮，按[tv/me]键三次，进入“hand.。.。.。”手动状态。在后面实验中实验模式为手动的操作方法不再详述．
将55h写入a寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据55h
置控制信号为：
按住step脉冲键，ck由高变低，这时寄存器a的黄色选择指示灯亮，表明选择a寄存器。放开step键，ck由低变高，产生一个上升沿，数据55h被写入a寄存器。将66h写入w寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据66h
将11h、22h、33h、44h写入r0、r1、r2、r3寄存器将 二进制开关k23-k16，置数据分别为11h、22h、33h、44h 置控制信号为：
k11、k10为10，k1、k0分别为00、01、10、11
并分别按住step 脉冲键，ck 由高变低，这时寄存器r0、r1r2r3 的黄色选择指示灯分别亮，放开step键，ck由低变高，产生一个上升沿，数据被写入寄存器。注意观察：
1、数据是在放开step键后改变的，也就是ck的上升沿数据被打入。
2.k1(sb)，k0(sa)用于选择寄存器。
读寄存器
置控制信号为：k11、k10为01，k1、k0为00时，读r0，这时寄存器r0 的红色输出指示灯亮，r0 寄存器的数据送上数据总线。此时数据总线指示灯l7.。.l0为：00010001.00110011.01000100.寄存器mar原理图
连接线表 寄存器out原理图
寄存器mar，st，out写工作波形图
k14(maroe)为0，mar寄存器中的地址输出，mar 红色输出指示灯亮。将k14(maroe)置为1，关闭mar输出。
将34h写入st寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据34h
置控制信号为：
按住step 脉冲键，ck 由高变低，这时寄存器st 的黄色选择指示灯亮，表明选择st 寄存器。放开step键，ck由低变高，产生一个上升沿，数据34h被写入st 寄存器。将56h写入out寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据56h
置控制信号为：
1实验电路：cpth 中的运算器由一片cpld实现，有8 种运算，通过s2，s1，s0 来选择，运算数据由寄存器a及寄存器w 给出，运算结果输出到直通门d。
连接线表
按住step脉冲键，ck由高变低，这时寄存器w 的黄色选择指示灯亮，表明选择w寄存器。放开step 键，ck 由低变高，产生一个上升沿，数据33h 被写入w 寄存器。
置下表的控制信号，检验运算器的运算结果
注意观察：
运算器在加上控制信号及数据(a,w)后，立刻给出结果，不须时钟。实验心得：
实验三
pc 实验
实验目的：
1、了解模型机中程序计数器pc的工作原理及其控制方法。
2、了解程序执行过程中顺序和跳转指令的实现方法。
pc 原理图
在cpth 中，pc 1 由pcoe 取反产生。当rst = 0 时，pc 记数器被清0
当elp=1 时，ldpc=1，不允许pc被预置 当elp=0 时，ldpc 由ir3，ir2，cy，z确定 当ir3 ir2 = 1 x 时，ldpc=0，pc 被预置
当ir3 ir2 = 0 0 时，ldpc=非cy，当cy=1时，pc 被预置 当ir3 ir2 = 0 1 时，ldpc=非z，当z=1 时，pc 被预置 连接线表
每置控制信号后，按一下step键，观察pc的变化。
实验心得
实验四 存储器em 实验
实验目的：了解模型机中程序存储器em 的工作原理及控制方法。
实验要求：利用cpth 实验仪上的k16.。k23 开关做为dbus 的数据，其它开关做为控制信号，实现程序存储器em 的读写操作。实验电路：
存储器em 由一片6116ram 构成，是用户存放程序和数据的地方。存储器em 通过一片74hc245 与数据总线相连。存储器em 的地址可选择由pc或mar 提供。
存储器em 的数据输出直接接到指令总线ibus，指令总线ibus 的数据还可以来自一片74hc245。当icoe 为0 时，这片74hc245 输出中断指令b8。
实验1：pc/mar 输出地址选择
置控制信号为：
0，二进制开关k23-k16用于dbus[7:0]的数据输入，置数据01h 置控制信号为：
按step键， 将地址1 写入mar
将数据22h写入em[1] 二进制开关k23-k16用于dbus[7:0]的数据输入，置数据22h 置控制信号为：
按step键，将数据22h写入em[1] 实验3：存储器em 读实验 将地址0 写入mar 二进制开关k23-k16用于dbus[7:0]的数据输入，置数据00h 置控制信号为：
按step键， 将地址0 写入mar
5实验4：存储器打入ir指令寄存器/upc实验 将地址0写入mar 二进制开关k23-k16用于dbus[7:0]的数据输入，置数据00h
置控制信号为：
按step键，将地址0写入mar
读em[0]，写入ir及upc
置控制信号为：
em[0]被读出：11h 按step键，将em[0]写入ir及upc，ir=11h，upc=10h
7实验五 微程序存储器um 实验
实验目的：
1、了解微程序控制方式模型机的基本工作原理。
2、了解微程序存储器um的控制方法。实验要求：利用cpth 实验仪上的开关做为控制信号，实现微程序存储器um 的输出功能。
实验电路：
存储器um 由三片6116ram 构成，共24 位微指令，采用水平型微指令格式。存储器的地址由upc 提供， 片选及读信号恒为低， 写信号恒为高。存储器um 始终输出upc 指定地址单元的数据。
um原理图
连接线表
实验1：微程序存储器um 读出
置控制信号为：k0为1
um 输出um[0]的数据
按一次step脉冲键，ck产生一个上升沿，数据upc 被加一。um 输出um[1]的数据
按一次step脉冲键，ck产生一个上升沿，数据upc 被加一。um 输出um[2]的数据
实验2：使用实验仪小键盘输入um
1．连接j1, j2
2．打开电源
1实验六
模型机综合实验（微程序控制器）
计算机组成原理实验报告 电子科技大学 篇四
计算机专业类课程
实验报 告
课程名称：计算机组成原理
学院专业：计算机科学与工程 计算机科学与技术学生姓名：** 学
号：20120600***** 指导教师：吴晓华
日
期：2014年11月30日
实 验 报 告
实验一
一、实验名称：
alu设计实验
二、实验内容和目的 ：
（1）实验内容：
设计一个4bit alu,实现两个4bit二进制数的算术运算和逻辑运算
1、算术运算（加、减）；
2、逻辑运算(与、或、置
1、清0)； （2）实验目的：
1、熟悉alu的工作原理；
2、 掌握用硬件描述语言设计alu的方法；
三、实验原理：
利用veilog hdl语言编写实现实验要求的逻辑功能实现代码。要求实现两个四位二进制数的算数运算和逻辑运算，有三个输入，分别是输入的两个四位二进制数和一个控制信号，有两个输出，分别是仅为信号和运算结果的输出。考虑到是电路的逻辑代码设计简化，
采用case语句来实现。所有的输入都会对最终的结果和进位输出产生影响。在连线时，八个开关分为两组，分别控制两个四位二进制数的各位，有五个指示灯，四个显示结果的输出，一个用来显示进位信号。
四、实验器材（设备、元器件）
硬件平台：pc 软件平台：windows xp
五、实验步骤：
先利用仿真软件进行程序的编写，编译调试运行，结果无误后，在仿真软件上绑定对应开关和连线，打开电路板电源，进行控制操作，观察指示灯的亮灭情况，根据实际的逻辑结果来验证实验代码及连线的正确性，若与实际结果不相符，检查连线以及实验代码，重新进行处理。
六、实验数据及结果分析：
（1）实验代码：
module pz(in1,in2,se,count,c)； input[3:0] in1,in2; input[2:0] se; output[3:0] count; output c; reg[3:0] count; reg c; always@(in1,in2,se) begin case(se) 3'b000:{c,count}=in1 in2; 3'b001:{c,count}=in1-in2; 3'b010:count=in1 & in2; 3'b011:count=in1 | in2; 3'b100:count=0000; 3'b101:count=1111; default:count=5'bx; endcase end
endmodule （2）实验结果照片：
八．实验结论、心得体会和改进建议： （1）思考题： 在进行算术运时， 7(0111) 8(1000)=1111 7(0111)- 8(1000)=1111 其输出结果都是1111,为什么？
答：因为计算时都采用二进制补码来运算，而前者进行相加的两个数都是正数，其补码为其本身。而后者进行补码的减法运算时，要对减数求补，转换成加法运算，所以最终所得结果相同。
（2）实验结论、心得体会和改进建议：
在设计逻辑电路是使用了实现该逻辑功能最简单的方式，case语句，在编写实验代码时需要注意always语句中的输出变量必须提前声明为reg型的变量。注意根据实验指导书绑定正确的接线。
电 子 科 技 大 学
实 验 报 告
实验二
一、实验名称：
静态存储器的设计
二、实验学时：4
三、实验内容和目的：
（1）实验目的：
1、掌握存贮器的读写控制方法；（读信号、写信号、片选信号） 2.掌握存储器的字扩展和位扩展方法； 3.掌握用硬件描述语言设计存贮器的方法； 4.了解存储器种类、工作原理和特点。 (2)实验内容：
用字扩展和位扩展的方式，设计一个 32x8的静态存储器，能够对其随机的读写。 其中: 32表示地址的寻址空间大小，8表示数据单元的位数；
四、实验原理：
利用veilog hdl语言编写实现实验要求的逻辑功能实现代码。
1、设计一个16x4的可随机读写的存储器模块； 2.利用16x4存储器模块，通过实例化完成对所需要的存储器，因为是16x4扩展为32x 8，所以将16x4两两分为一组刚好两组 。
3、数据、地址的输入/输出
a 、数据/地址的输入: 开关控制； b 、数据的输出: 指示灯显示； 4.控制信号
a 、片选: 低有效； b 、读: 低有效； c 、写: 上升沿有效；
五、实验器材（设备、元器件）
硬件平台：pc 软件平台：windows xp
六、实验步骤：
先根据实验内容，实验目的，实验要求编写实现所需逻辑功能的实
验代码，然后在仿真软件上进行编译链接运行，无误后进行宋旭单元与电路板相关接口的绑定，对电路板进行连线，练好后进行实际操作，观察电路板上指示灯的亮灭情况，根据实际的逻辑结果判断实验代码以及连线是否正确，若输出有误，则重新检查连线以及代码是否有逻辑问题。
七、实验数据及结果分析： （1）实验代码：
module m(din,addr,wr,rd,cs,dout)；
reg[d_width-1:0] ram[(2**a_width)-1:0]； wire [d_width-1:0] dout; input[d_width-1:0] din; input[a_width-1:0] addr; input wr,rd,cs; output [7:0]dout; parameter d_width = 8; parameter a_width = 5;
ram16_4 ram16_4_1（。din（din[3:0]），。addr(addr[3:0]），。wr（wr)，。rd(rd)，。cs(addr[4]|cs)，。dout(dout[3:0]）)； ram16_4 ram16_4_2（。din（din[7:4]），。addr(addr[3:0]），。wr（wr)，。rd(rd)，。cs(addr[4]|cs)，。dout(dout[7:4]）)； ram16_4 ram16_4_3（。din（din[3:0]），。addr(addr[3:0]），。wr（wr)，。rd(rd)，。cs（(~addr[4]）|cs)，。dout(dout[3:0]）)； ram16_4 ram16_4_4（。din（din[7:4]），。addr(addr[3:0]），。wr（wr)，。rd(rd)，。cs（(~addr[4]）|cs)，。dout(dout[7:4]）)；
endmodule
module ram16_4(din,addr,wr,rd,cs,dout)；
parameter d_width = 4; parameter a_width = 4;
input[d_width-1:0] din; input[a_width-1:0] addr; input wr,rd,cs; output[d_width-1:0]dout;
reg [d_width-1:0] ram [(2**a_width)-1:0]； wire [d_width-1:0] dout;
always @(posedge wr) if （！cs） ram[addr]<= din;
assign dout = （！（rd||cs））？ram[addr]:4'bzzzz;
endmodule
（2）实验结果截图：
八、实验结论、心得体会和改进建议：
对于存储器的扩充有字扩充和位扩充，在编写实验代码时首先得编写出实验所需要的基本单元16x4的存储器，通过对该存储器模块的
实例化来实现实验所需要用到的存储器，实验内容比较简单，只要按照实验要求和步骤结合实验目的进行正确操作，实验都能成功。
计算机组成原理实验报告[推荐 篇五
湘潭大学学生实验报告
实验名称____________________实验日期__________________ 学号：____________姓名：__________班级_________
一、 实验目的二、 实验原理
三、 实验要求
四、 实验内容与步骤
五、 实验环境与设备
六、 实验代码设计（含符号说明）
七、 实验验证与测试
八、 测试数据
九、 实验过程中出现的问题及处理情况（包括实验现象、原因分析、排除故障的方法等）
计算机组成原理--实验报告 篇六
实验一 寄存器实验
实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用cpth 实验仪上的k16.。k23 开关做为dbus 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器a，工作寄存器w，数据寄存器组r0.。r3，地址寄存器mar，堆栈寄存器st，输出寄存器out。
实验电路：寄存器的作用是用于保存数据的cpth 用74hc574 来构成寄存器。74hc574 的功能如下：
系统清零和手动状态设定：k23-k16开关置零，按[rst]钮，按[tv/me]键三次，进入“hand.。.。.。”手动状态。 在后面实验中实验模式为手动的操作方法不再详述．
将55h写入a寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据55h
置控制信号为：
按住step脉冲键，ck由高变低，这时寄存器a的黄色选择指示灯亮，表明选择a寄存器。放开step键，ck由低变高，产生一个上升沿，数据55h被写入a寄存器。 将66h写入w寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据66h
将11h、22h、33h、44h写入r0、r1、r2、r3寄存器将 二进制开关k23-k16，置数据分别为11h、22h、33h、44h 置控制信号为：
k11、k10为10，k1、k0分别为00、01、10、11
并分别按住step 脉冲键，ck 由高变低，这时寄存器r0、r1r2r3 的黄色选择指示灯分别亮，放开step键，ck由低变高，产生一个上升沿，数据被写入寄存器。 注意观察：
1、 数据是在放开step键后改变的，也就是ck的上升沿数据被打入。
2、 k1(sb)， k0(sa) 用于选择寄存器。
读寄存器
置控制信号为：k11、k10为01， k1、k0为00时，读r0，这时寄存器r0 的红色输出指示灯亮，r0 寄存器的数据送上数据总线。此时数据总线指示灯l7.。. l0为：00010001.
00110011、 01000100.
寄存器mar原理图
连接线表 寄存器out原理图
寄存器mar，st，out写工作波形图
k14(maroe)为0， mar寄存器中的地址输出，mar 红色输出指示灯亮。 将k14(maroe)置为1，关闭mar输出。
将34h写入st寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据34h
置控制信号为：
按住step 脉冲键，ck 由高变低，这时寄存器st 的黄色选择指示灯亮，表明选择st 寄存器。放开step键，ck由低变高，产生一个上升沿，数据34h被写入st 寄存器。 将56h写入out寄存器
二进制开关k23-k16用于dbus[7:0]的数据输入，置数据56h
置控制信号为：
1实验电路：cpth 中的运算器由一片cpld实现，有8 种运算，通过s2，s1，s0 来选择，运算数据由寄存器a及寄存器w 给出，运算结果输出到直通门d。
连接线表
3
按住step脉冲键，ck由高变低，这时寄存器w 的黄色选择指示灯亮，表明选择w寄存器。放开step 键，ck 由低变高，产生一个上升沿，数据33h 被写入w 寄存器。
置下表的控制信号，检验运算器的运算结果
注意观察：
运算器在加上控制信号及数据(a,w)后，立刻给出结果，不须时钟。 实验心得：
实验三
pc 实验
实验目的：
1、了解模型机中程序计数器pc的工作原理及其控制方法。
2、了解程序执行过程中顺序和跳转指令的实现方法。
5
pc 原理图
在cpth 中，pc 1 由pcoe 取反产生。 当rst = 0 时，pc 记数器被清0
7
当elp=1 时，ldpc=1，不允许pc被预置 当elp=0 时，ldpc 由ir3，ir2，cy，z确定 当ir3 ir2 = 1 x 时，ldpc=0，pc 被预置
当ir3 ir2 = 0 0 时，ldpc=非cy，当cy=1时，pc 被预置 当ir3 ir2 = 0 1 时，ldpc=非z，当z=1 时，pc 被预置 连接线表
9
每置控制信号后，按一下step键，观察pc的变化。
实验心得
实验四 存储器em 实验
实验目的：了解模型机中程序存储器em 的工作原理及控制方法。
实验要求：利用cpth 实验仪上的k16.。k23 开关做为dbus 的数据，其它开关做为控制信号，实现程序存储器em 的读写操作。 实验电路：
存储器em 由一片6116ram 构成，是用户存放程序和数据的地方。存储器em 通过一片74hc245 与数据总线相连。存储器em 的地址可选择由pc或mar 提供。
存储器em 的数据输出直接接到指令总线ibus，指令总线ibus 的数据还可以来自一片74hc245。当icoe 为0 时，这片74hc245 输出中断指令b8。
1
实验1：pc/mar 输出地址选择
置控制信号为：
3
0，二进制开关k23-k16用于dbus[7:0]的数据输入，置数据01h 置控制信号为：
按step键， 将地址1 写入mar
将数据22h写入em[1] 二进制开关k23-k16用于dbus[7:0]的数据输入，置数据22h 置控制信号为：
按step键，将数据22h写入em[1] 实验3：存储器em 读实验 将地址0 写入mar 二进制开关k23-k16用于dbus[7:0]的数据输入，置数据00h 置控制信号为：
按step键， 将地址0 写入mar
5实验4：存储器打入ir指令寄存器/upc实验 将地址0写入mar 二进制开关k23-k16用于dbus[7:0]的数据输入，置数据00h
置控制信号为：
按step键，将地址0写入mar
读em[0]，写入ir及upc
置控制信号为：
em[0]被读出：11h 按step键，将em[0]写入ir及upc，ir=11h，upc=10h
7实验五 微程序存储器um 实验
实验目的：
1、了解微程序控制方式模型机的基本工作原理。
2、了解微程序存储器um的控制方法。 实验要求：利用cpth 实验仪上的开关做为控制信号，实现微程序存储器um 的输出功能。
实验电路：
存储器um 由三片6116ram 构成，共24 位微指令，采用水平型微指令格式。存储器的地址由upc 提供， 片选及读信号恒为低， 写信号恒为高。 存储器um 始终输出upc 指定地址单元的数据。
9
um原理图
连接线表
实验1：微程序存储器um 读出
置控制信号为：k0为1
um 输出um[0]的数据
按一次step脉冲键，ck产生一个上升沿，数据upc 被加一。 um 输出um[1]的数据
按一次step脉冲键，ck产生一个上升沿，数据upc 被加一。 um 输出um[2]的数据
实验2：使用实验仪小键盘输入um
1．连接j1, j2
2．打开电源
1实验六
模型机综合实验（微程序控制器）
3 -
计算机组成原理实验报告 篇七
课程名称：计算机组成原理学
院：计算机科学与工程专
业：计算机科学与技术指导教师：廖建明学生姓名：林怡学
号：实验成绩：日
期：实验报告
2012060020023
2014 年 11
28
日月
电 子 科 技 大 学
实
验
报
告
一、实验一：alu设计实验
二、实验室名称：主楼a2-411 实验学时：4
三、实验目的：
1．熟悉alu的工作原理。 2．掌握多个alu的扩展方法。
3．掌握用硬件描述语言设计alu的方法。
4．掌握数据的暂存和分时传送的方法。
四、实验内容
设计一个8bit alu,实现两个8bit二进制数的算术运算和逻辑运算， ★算术运算（加、减）； ★逻辑运算(与、或、置
1、清0)； 实验要求：
1、设计一个4bitalu模块；
2、如何用4bitalu实现8bitalu的功能？
3、数据的输入/输出
输入: 只有8个开关，如何分时输入数据？
输出: 8个指示灯（数据），1个指示灯（进位/借位）
4、控制端输入
模式控制: （算术 / 逻辑）
运算方式控制: （ 、- / and、or 、set、clr）
分时控制位: （输入数据的使能端）
数据输入控制脉冲:
五、实验原理： 实验原理图如图一：
图一
由图可知，alu模块有四个输入，分别为寄存器a、b,模式控制端m与逻辑/算术运算方式控制端se。输出为四位的d，同时还有一个进位/借位端cout。
其中m端为一位的输入，当m=1时，模块将用于逻辑运算，而m=0时，模块将进行算术运算。而两种运算模式下，两位的输入端se的不同的值又将控制 、- / and、or 、set、clr等不同的运算方式。所以可以考虑采用if.。else.。结合case模块的方式来实现always块中的功能描述。
六、实验器材：
pc机、xilinx ise7.1 集成开发坏境、pq208芯片一块
七、实验步骤：
1、在xilinx ise7.1 集成开发坏境中输入实验代码，保存并验证其正确性；
2、将模块中使用到的开关与pq208的各个引脚的标号对应起来，并在xilinx中将其设置好；
3、将所需的开关与pq208的对应引脚用电线连接起来，之后将验证正确的代码下载到pq208芯片中；
4、根据实验要求操作各开关，观察指示灯的结果以验证实验的正确性；
实验代码如下：
module alu(a,b,m,se,d,cout)； input [3:0] a; input [3:0] b; input m; input [1:0] se; output [3:0] d; output cout; reg [3:0] d; reg cout; always @(a,b,m,se) begin
// 逻辑运算模式 if(m) begin case(se) 2'b00:d=a&b; //与运算 2'b01:d=a|b; //或运算 2'b10:d=4'b1111; //置1 2'b11:d=4'b0000; //置0 endcase end
else //算术运算模式
begin
case(se)
2'b00: {cout,d}=a b; //加法运算 2'b01:{cout,d}=a b; 2'b10: {cout,d}=a-b; //减法运算 2'b11:{cout,d}=a-b; endcase end end endmodule
i/o 端口与指示灯的连接方式： a[3:0] 与k1，k2，k3，k4相连， b[3:0]与k5，k6，k7，k8相连，
m与k10相连，se与k12，k11相连，cout与l5相连， 输出端d[3:0]分别与l4,l3，l2，l1相连。
八、实验数据及结果分析：
电路图如图二、三所示：
图二
图三 图三中，当输入为0-1时，发现指示灯结果如为d[3:0]=1111 且cout=1。分析后可知，这个结果是由于-1的四位二进制补码表示为1111。
九、总结、改进建议及心得体会：
通过本次实验，我不仅完成了verilog hdl语言从书本知识到实践的转化，同时也加深了对计算机cpu中的alu模块的各种功能的了解。把自己设计的alu模块加载到pq208芯片上进行仿真验证，非常好地锻炼了我的动手能力，看到自己写出的代码能够有实质性的成果展示也更好的调动了我的积极性。
总体来说，这次实验是非常有收获的。
电 子 科 技 大 学
实
验
报
告
一、实验二：存贮器设计实验
二、实验室名称：主楼a2-411 实验学时：4
三、实验目的：
1．掌握存贮器的读写控制方法，（读信号、写信号、片选信号）。 2．掌握存储器的字扩展和位扩展方法。 3．掌握用硬件描述语言设计存贮器的方法。 4．了解存储器种类、工作原理和特点。
四、实验原理： 实验原理图如下图：
分析上图可知，我们要把16*4的存储器扩展为一个32*8的存储器模块，总共需要4块16*4的存储器模块。我们首先需要把两块16*4的模块连接在一起扩展为一块16*8的存储器模块，再对两块16*8的模块进行字扩展，最终把它们扩展为一块32*8的静态存储器模块。
五、实验内容：
用字扩展和位扩展的方式，设计一个32x8的静态存储器，能够对其随机的读写。其中：32表示地址的寻址空间大小，8表示数据单元的位数。 要求：
1．设计一个16x4的可随机读写的存储器模块。
2．利用16x4存储器模块，如何通过级连实现32x8的存储器的功能。 3．数据、地址的输入/输出
数据/地址的输入：开关控制。
数据的输出：指示灯显示。 4．控制信号
片选：低有效。
读：低有效。
写：上升沿有效。
六、实验器材：
pc机、xilinx ise7.1 集成开发坏境、pq208芯片一块
七、实验步骤：
1、把两块16*4的存储器模块位扩展为16*8的存储器模块；
2、继续把两块16*8的存储器模块字扩展为一块32*8的存储器模块；
3、在xilinx ise7.1 集成开发坏境中把写好的实验代码保存；
4、将模块中使用到的开关与pq208的各个引脚的标号对应起来，将所需的开关与pq208的对应引脚用电线连接起来，之后将验证正确的代码下载到pq208芯片中；
5、根据实验要求操作各开关，对存储器进行读写操作并观察指示灯的结果以验证实验的正确性；
实验代码如下： 16*4存储器设计模块
module ram16_4(din,addr,wr,rd,cs,dout)；
parameter d_width = 4;
parameter a_width = 4;
input[d_width-1:0] din;
//d[3:0] input[a_width-1:0] addr;
//ad[3:0] input wr,rd,cs; output[d_width-1:0]dout;
reg [d_width-1:0] ram [(2**a_width)-1:0]； //16*4
wire [d_width-1:0] dout;
always @(posedge wr)
if （！cs）
ram[addr]<= din;
assign dout = （！（rd||cs））？ram[addr]:4'bzzzz;
//rd cs同时为低电平 ram[addr] endmodule 16*8存储器设计模块
module ram16_8(d,ad,wr,rd,cs,dout)；
input[4:0] ad; input[7:0] d; input wr,rd,cs; output[7:0] dout; ram16_4 m1（。din（d[3:0]），。addr(ad[3:0]），。wr（wr)，。rd(rd)，。cs(ad[4]|cs)，。dout(dout[3:0]）)； ram16_4 m2（。din（d[7:4]），。addr(ad[3:0]），。wr（wr)，。rd(rd)，。cs（~ad[4]|cs），。dout(dout[7:4]）)； endmodule
32*8存储器设计模块
module ram32_8(d,ad,wr,rd,cs,dout)；
input[4:0] ad; input[7:0] d; input wr,rd,cs; output[7:0] dout; ram16_8 ram16_8_1（。d（d[3:0]），。ad(ad[3:0]），。wr（wr)，。rd(rd)，。cs(ad[4]|cs)，。dout(dout[3:0]）)； ram16_8 ram16_8_2（。d（d[7:4]），。ad(ad[3:0]），。wr（wr)，。rd(rd)，。cs（~ad[4]|cs），。dout(dout[7:4]）)； endmodule
八、 实验数据及结果分析：
实验结果图如下：
九、 总结、改进建议及心得体会：
本实验对存储器模块进行了字扩展和位扩展，将16*4的模块扩展为32*8的存储器模块，加深了我对于存储器扩展这部分知识的理解，同时让我对于verilog hdl语言中的模块调用这部分的机制有了更深入的体会。
在验证实验结果的环节，自己动手操作对存储器模块进行读写操作也使我对于存储器这个计算机的重要组成部分有了一个更加感性的认识，对于它的寻址方式，片选逻辑等机制都有了更深层次的掌握。
以上就是差异网为大家整理的7篇《计算机组成原理实验报告[推荐]》，希望对您有一些参考价值，更多范文样本、模板格式尽在差异网。